[디지털데일리 한주엽기자] 주요 메모리 반도체 업체가 20나노대 미세 공정 제품의 개발을 잇달아 성공시키며 연내 양산을 목표로 잡고 있다.

인텔과 마이크론의 합작사 IM플래시테크놀로지스(IMFT)가 이달 초 30나노대의 벽을 깬 25나노미터(nm) 공정의 낸드플래시 칩 개발에 성공한 가운데 9일 하이닉스도 26나노 공정의 낸드플래시 제품 개발<사진, 64기가비트(Gb) 낸드 제품>에 성공했다고 밝혔다.

IMFT는 올해 상반기, 하이닉스는 3분기부터 각각 25나노, 26나노 공정의 플래시 메모리 칩 양산에 들어갈 예정이다. 삼성전자의 경우 27나노 공정의 플래시 메모리 칩 개발을 완료하고 상반기 양산 계획을 세웠다고 밝혔다.

이에 따라 올해 낸드플래시 제품 공정은 20나노대로 업그레이드되고 30나노대 제품은 시장의 주력으로 자리를 잡을 전망이다.

나노공정은 반도체 회로와 회로 사이의 폭(회로선폭)이 나노미터급(nm)급인 첨단 반도체 제조공정을 뜻한다. 1나노미터는 10억분의 1m로 머리카락 굵기의 약 2000분의 1 두께 수준.

메모리 반도체는 원판 모양의 실리콘 웨이퍼 위에 가는 회로를 그려서 만드는데 회로와 회로 사이의 폭이 좁을수록(미세 공정으로 진화할수록) 같은 크기의 웨이퍼에서 보다 많은 반도체를 뽑아낼 수 있다.

이는 곧 생산 단가의 하락을 의미하며 아이폰과 옴니아 등 스마트폰의 용량 증대 및 낸드플래시를 이용하는 차세대 저장장치 SSD의 보급도 탄력을 받을 것으로 보인다.

하이닉스 연구소장인 박성욱 부사장은 “새로운 공정을 채용하면 30나노급 제품 대비 2배 가깝게 생산성이 향상돼 원가 경쟁력을 확보할 수 있다”고 설명했다.

IT시장 조사업체 가트너에 따르면 전 세계 낸드플래시 메모리 시장은 2009년 138억 달러에서 2012년 236억 달러 규모로 크게 성장할 것으로 전망됐다.

<한주엽 기자>powerusr@ddaily.co.kr