[디지털데일리 한주엽기자] 오는 2017년에는 10~12나노 공정으로 생산된 평면형 낸드플래시와 20나노 미만 공정 D램이 시장의 주류 제품이 될 것이라는 전망이 나왔다.

24일 시장조사업체 IC인사이츠는 주요 메모리 반도체 업체들의 기술개발 로드맵을 분석한 결과 이 같이 관측된다고 밝혔다. 현재 D램은 회로선폭이 30나노 미만, 낸드플래시는 20나노 미만의 공정 제품이 주류를 이루고 있다. IC인사이츠는 그러나 “제조업체마다 양산(mass production) 및 선폭을 정의(Die 면적)하는 기준이 다르기 때문에 이 같은 관측 자료(표)는 참조용으로만 사용해야 한다”라고 설명했다.

현재 양산되고 있는 평면형 낸드플래시의 최신 공정은 15~16나노다. 삼성전자, SK하이닉스, 도시바-샌디스크, IM플래시(마이크론-인텔 합작사)이 이 같은 공정을 낸드플래시 양산에 도입해 둔 상태다. D램의 경우 삼성전자, SK하이닉스, 마이크론은 20~29나노 제품을 양산하고 있다. 삼성전자의 경우 올해 초 20나노 D램 양산을 개시했고 SK하이닉스와 마이크론은 20나노대 중반대(25나노) 제품의 비중을 늘리고 있다.

주요 제조업체들은 공정 미세화의 어려움을 해결하기 위해 칩을 수직으로 적층하는 3D 공법을 도입하고 있다. 낸드플래시의 경우 삼성전자가 지난해 세계 최초로 3D 제품을 양산했다. IM플래시, SK하이닉스는 내년 초, 도시바는 내년 하반기 3D 낸드플래시를 양산한 것으로 관측된다. 다만 3D 낸드플래시의 양산이 이뤄지더라도 높은 원가 탓에 한 동안 평면형 제품도 동시 양산하는 체제가 이어질 것이라고 IC인사이츠는 설명했다.

D램 역시 칩을 적층한 형태의 3D 제품 개발이 이뤄지고 있다. 삼성전자, 마이크론 등을 주축으로 상용화 작업이 진행되고 있는 하이브리드메모리큐브(HMC)가 대표적이다. HMC는 컨트롤러와 시리얼 통신 인터페이스를 갖춘 로직칩 위로 D램을 수직으로 쌓아올린 뒤, 각 층을 실리콘관통전극(Through Silicon Via, TSV) 기술로 연결하는 구조다. 속도가 빠르고 소비전력이 낮다. SK하이닉스의 경우 HMC 컨소시엄에 참여하고 있지만 비슷한 방식으로 독자 고대역폭 메모리(HBM, High-Bandwidth Memory) D램을 개발, 사업을 확대하고 있다.

<한주엽 기자>powerusr@ddaily.co.kr