반도체

네패스, 美IWLPC서 웨이퍼레벨패키징 3D SiP 솔루션 소개

디지털데일리 발행일 2015-10-19 16:26:41
  • 가
  • 가
한주엽

[전자부품 전문 미디어 인사이트세미콘]

반도체 후공정 전문업체인 네패스는 지난 13일(현지시각)부터 15일까지 미국 캘리포니아에서 개최된 국제웨이퍼레벨패키징컨퍼런스(IWLPC) 2015에 참석해 팬아웃웨이퍼레벨패키징(FOWLP) 기반의 2D, 3D SiP(System in Package) 솔루션을 소개했다고 19일 밝혔다.

FOWLP 기반 SiP는 두 개 이상의 반도체 칩을 하나로 패키지하는 기술로 소형화, 고집적화를 이끌어낼 수 있다. 이날 김종헌 네패스 반도체 개발 상무는 애플리케이션프로세서(AP)와 전력관리칩(PMIC), 플래시 메모리를 비롯 100개가 넘는 수동 소자를 단일 패키지로 구현한 자사 기술을 소개했다. 회사 측은 “행사에 참석한 구글, 퀄컴, 도시바 등 글로벌 고객사 뿐 아니라 경쟁사들의 관심도가 매우 높았다”고 설명했다.

김 상무는 “100개가 넘는 소자를 한 개의 패키지로 구현한 경우는 세계에서 네패스가 유일하다”며 “5년이 넘는 연구개발 끝에 완성한 FOWLP 기술은 다양한 패키징 애플리케이션을 구현할 수 있어 고객사들의 많은 관심을 끌 것으로 기대된다”고 말했다. 현재 네패스는 단일 칩 패키징을 비롯 자동차용 레이더 센서, 스마트폰용 무선주파수(RF) 칩, 지문인식센서, 광학식손떨리방지(OIS) 센서 등을 FOWLP 공정으로 양산 또는 개발을 진행 중이다.

한편 IWLPC는 다양한 패키징 업체들이 참여해 최신 기술 동향과 산업 현황을 공유하는 행사다. 올해로 12회째 개최됐다.

<한주엽 기자>powerusr@insightsemicon.com

Copyright ⓒ 디지털데일리. 무단전재 및 재배포 금지
한주엽
webmaster@ddaily.co.kr
기자의 전체기사 보기 기자의 전체기사 보기
디지털데일리가 직접 편집한 뉴스 채널

당신이 좋아할 만한 뉴스

많이 본 기사

연재기사

실시간 추천 뉴스