반도체

네패스, 첨단 패키징 기술 美에 소개

디지털데일리 발행일 2017-10-19 17:19:15
  • 가
  • 가
이수환

[전자부품 전문 미디어 인사이트세미콘]

네패스(대표 이병구)는 오는 24일부터 26일(현지시간)까지 미국 캘리포니아주 산호세에서 열리는 IWLPC(International Wafer-Level Packaging Conference) 2017에 참가한다고 밝혔다. 이번 행사에서 세계 최초 양산에 성공한 패널레벨패키지(PLP)와 첨단 웨이퍼레벨패키지(WLP, FOWLP)를 중심으로 전시 및 패널 토론, 학회 발표 등에 참가할 계획이다.

차세대 패키지 공정 기술로 주목받고 있는 PLP에 대해 토론하는 자리에는 네패스 김태훈 전사마케팅실장이 패널로 참석한다. 김 실장은 FOWLP 기술 기반의 다양한 패키징 애플리케이션과 세계최초로 양산한 PLP 기술의 기회와 도전에 대해 이야기할 예정이다. 또한 네패스 김종헌 개발총괄전무는 FOWLP 기반 센서 패키징 솔루션에 관한 논문을 발표한다.

FOWLP는 기존 WLP가 제공하지 못하는 칩 사이즈 이상의 핀을 만들 수 있으며 현존하는 패키지 중 가장 얇게 만들 수 있으나 가격이 다소 높은 것이 약점으로 지적되어 왔다. 이에 PLP가 기존 FOWLP 및 WLP의 우수한 물리적, 전기적 특성과 열 방출 특성 등은 동일하게 유지하는 동시에 대형 패널 상태에서 다량의 칩을 생산할 수 있어 제조비용 절감의 대안으로 떠오르고 있다.

<이수환 기자>shulee@ddaily.co.kr

Copyright ⓒ 디지털데일리. 무단전재 및 재배포 금지
이수환
webmaster@ddaily.co.kr
기자의 전체기사 보기 기자의 전체기사 보기
디지털데일리가 직접 편집한 뉴스 채널

당신이 좋아할 만한 뉴스

많이 본 기사

연재기사

실시간 추천 뉴스