[디지털데일리 백승은 기자] ‘10억분의 2미터(m).’

오는 2025년 ‘파운드리 3대장’ TSMC·삼성전자·인텔이 모두 10억분의 2m 크기인 2나노미터(㎚) 공정에 뛰어들며 2나노 시대가 본격 개막한다.

삼성전자는 최근 모바일용 칩을 시작으로 고성능 컴퓨팅(HPC), 자동차용에 2나노 공정을 적용할 계획이라며 구체적인 응용처와 함께 청사진을 처음으로 공개했다. 이를 바탕으로 “5년 내 TSMC를 꺾고 파운드리 1위”에 오르겠다는 목표에 도전한다.

지난 27일(미국 현지시간) 진행된 ‘2023 삼성 파운드리 포럼’에서 삼성전자는 파운드리 2나노 공정 양산 계획을 발표했다.

삼성전자는 오는 2025년에는 모바일용을 중심으로 2나노 공정(SF2) 양산을 마치고, 이후 고성능 컴퓨팅(HPC)용 공정과 차량용 공정으로 확대 적용한다. SF2 공정은 SF3 대비 성능과 전력효율이 각각 12% 25% 향상하는 반면 면적은 5% 줄어든다는 장점이 있다.

삼성전자가 2나노 공정 응용처와 계획을 구체적으로 공개한 것은 이번이 처음이다. 이는 부문별로 고객사가 이미 확보된 상태인 것으로 해석된다. 한 반도체 업계 관계자는 “삼성전자가 이번에 응용처를 공개했다는 것은 향후 몇 년간 응용처별 고객사를 확보해둔 것으로 분석된다”라고 언급했다.

오는 2025년 파운드리 업계에서 2나노 전쟁이 격화할 예정이다. 파운드리 세계 1위 TSMC는 이미 작년 8월 2나노 양산 계획을 밝힌 바 있다. 후발주자인 인텔은 오는 2024년 상반기에는 2나노급 20옹스트롬(A), 하반기에는 1.8나노급 18A 공정 양산 계획을 내놨다.

업계에서는 게이트올어라운드(GAA) 공정 수율을 안정적으로 안착시키는 기업이 승기를 잡을 것으로 본다. GAA는 반도체 트랜지스터 채널 4개 면을 게이트(Gate)가 둘러싸는 방식의 초미세 반도체 공정기술이다. 전력 효율과 성능을 극대화할 수 있다는 장점이 있지만 기술 난도가 높다.

삼성전자의 무기는 GAA다. GAA 공정을 기반으로 인공지능(AI) 반도체 등 고성능 및 고부가 반도체 수요를 가져가겠다는 계획이다. 작년 6월 GAA 공정을 사용한 3나노 공정 양산을 업계 최초로 시작했다. 이를 바탕으로 TSMC를 꺾고 파운드리 1위를 달성하겠다는 포부를 드러내고 있다.

지난 5월 경계현 삼성전자 디바이스솔루션(DS)부문장 사장은 한국과학기술원(KAIST)에서 강연에서 “(삼성전자는 TSMC)보다 4나노 기술력은 2년, 3나노는 1년 뒤쳐졌다. 그렇지만 2나노는 우리가 앞설 수 있다”라며 “5년 내로 TSMC를 따라잡겠다”라고 강조하기도 했다.

아울러 파운드리 포럼 기조연설을 맡은 최시영 삼성전자 파운드리사업부 사장은 “삼성전자는 AI반도체에 가장 최적화된 GAA 트랜지스터 기술을 계속 혁신해 나가며 인공지능 기술 패러다임 변화를 주도하겠다”라고 설명했다.

한편 시장조사기관 옴디아는 3나노 이하 파운드리 시장 규모가 2022년 85억5000만달러(약 11조원)에서 오는 2026년까지 연평균 60% 이상 성장해 그 해에는 381억8000만달러(약 50조원)로 확대된다. 또 2026년에는 3나노 이하 파운드리 공정 비율은 전체 파운드리 매출에서 20% 이상을 차지할 것으로 관측된다.