[디지털데일리 김문기 기자] 인텔이 유리 기판을 공개했다. 유기 재료 한계를 극복할 수 있는 대안으로 꼽힌다. 동일한 크기의 패키지에 50% 더 많은 실리콘을 탑재할 수 있다. 인텔은 연구개발 결과를 토대로 파트너사들을 적극적으로 합류시킨 뒤 데이터 센터 및 AI 제품용 유리 패키지를 선 도입할 계획이다.

인텔은 18일(현지시기나) 2010년 후반에 계획된 차세대 고급 패키징을 위한 유리 기판을 발표했다. 이번 발표와 관련해 인텔은 패키지 내 트랜지스터의 지속적 확장을 가능하게 하고 무어의 법칙을 발전시켜 데이터 중심 애플리케이션을 제공하겠다는 복안이다.

바닥 사비 인텔 조립 및 테스트 개발 총괄 관리자 겸 수석부사장은 “인텔은 10년간의 연구 끝에 고급 패키징을 위한 업계 최고의 유리 기판을 개발했다”라며, “우리는 앞으로 수십년 동안 주요 업체와 파운드리 고객에게 도움이 될 이러한 최첨단 기술을 제공할 수 있기를 기대하고 있다”고 말했다.

최근 유기 기판과 달리 유리는 매우 낮은 평탄도와 더 나은 열적 및 기계적 안정성과 같은 독특한 특성을 제공한다. 기판의 상호 연결 밀도가 더 높아진다. 이같은 이점을 통해 칩 설계자는 AI와 같은 데이터 집약적인 워크로드를 위한 고밀도, 고성능 칩 패키지를 만들 수 있다. 인텔은 오는 2030년 이후에도 업계가 무어의 법칙을 계속해서 발전시킬 수 있도록 2010년대 후반에 완전한 유리 기반 솔루션을 시장에 제공하겠다는 목적이다.

인텔에 따르면 향후 10년이 지나면 반도체 산업은 더 많은 전력을 사용하고 수축 및 뒤틀림과 같은 제한을 포함하는 유기 재료 기반 실리콘 패키지에서 트랜지스터를 확장할 수 있는 한계에 도달할 가능성이 높다고 지목했다. 스케일링은 반도체 산업의 진화에 중요하기에 유리 기판이야말로 차세대 반도체를 위한 실행 가능하고 필수적 단계라고 지목했다.

보다 강력한 컴퓨팅에 대한 수요가 증가하고 반도체 산업이 패키지에 여러 ‘칩렛’을 사용하는 이기종 시대로 전환함에 따라 신호 속도, 전력 공급, 설계 규칙 및 패키지 기판의 안정성을 개선하는 것이 중요하다. 유리 기판이 이에 대응한다는 것. 패키지에 더 많은 트랜지스터를 연결할 수 있는 유리 기판은 더 나은 확장성을 제공하고 더 큰 칩렛 복합체 조립이 가능하다. 칩 설계자는 하나의 패키지에 더 작은 설치 공간에 더 많은 타일을 패키징할 수 있다. 높은 유연성과 더 낮은 전체 비용 및 전력 사용량으로 성능 및 밀도 향상을 달성할 수 있다.

인텔은 우선적으로 데이터센터와 AI 분야에 첫 도입을 계획하고 있다. 유리 기판은 더 높은 온도를 견딜 수 있고, 패턴 왜곡이 50% 적으며, 리소그래피의 초점 심도가 향상되도록 평탄도가 매우 낮고, 매우 조밀한 레이어 간 상호 연결 오버레이에 필요한 치수 안정성을 갖는다.

이러한 독특한 특성으로 인해 유리 기판에서는 상호 연결 밀도가 10배 증가할 수 있다. 또한 유리의 향상된 기계적 특성으로 인해 조립 수율이 매우 높은 초대형 폼 팩터 패키지가 가능하다.

더 높은 온도에 대한 유리 기판의 내성은 또한 칩 설계자에게 전원 전달 및 신호 라우팅을 위한 설계 규칙을 설정하는 방법에 대한 유연성을 제공한다. 상호 연결을 원활하게 통합하고 더 높은 온도에서 인덕터 및 커패시터를 유리에 내장할 수 있는 기능을 제공하기 때문이다. 이를 통해 훨씬 더 낮은 전력에서 필요한 고속 신호 전달을 달성하는 동시에 더 나은 전력 공급 솔루션을 지원한다. 업계는 2030년까지 패키지 하나에 1조 개의 트랜지스터를 확장할 수 있는 수준에 가까워진다는 게 인텔의 예측이다.

깨지기 쉬운 유리 약점 보완…인텔 생태계 강화

인텔은 유리기판 제공을 위해 세계적인 유리 제조 업체와 협력하고 있다고 밝혔다. 장비 및 소재, 화학 제조업체와도 협력을 진행 중이다. 평면 패널 디스플레이, 기판, 반도체 백엔드 분야의 전문 지식을 활용해 협력을 가능하게 하기 위해 노력 중이다. 현재까지 인텔이 협력사를 공개하고 있지는 않으나 국내 유수의 관련 기업도 유리 기판에 대한 연구결과 또는 청사진을 제시하고 있는 상태다.

전세계를 대상으로 인텔 사전 브리핑에 나선 라훌 마네팔리(Rahul Manepalli) 인텔 펠로우는 “초기에는 제조 파트너사가 유리 기판을 제조할 예정이며, 파트너사는 추후 발표할 예정이다”라며, “연구개발은 외부 펀딩 없이 인텔이 진행했으며, 현 챈들러 R&D 내용만을 공개한다”고 말했다.

유리 소재라는 점으로 인해 강도에 대한 우려가 지적됐다. 인텔도 이 점을 언급했다. 인텔 관계자는 “유리는 파손되기 쉬운 재료로, 유리 기판을 성공적으로 제공하기 위해선 장비, 재료 처리 시스템, 유리 소재 특성, 제조 공정 최적화에 대한 혁신적인 기술이 필요하다”라며, “인텔은 완전히 가능한 멀티칩 패키지 단위를 성공적으로 조립하고 테스트한 바 있다”고 언급했다.

인텔은 유리 패키지가 열 주기와 여러 경화 주기를 거치면서 수축을 겪기는 하나 그 자체는 문제가 없다고 설명했다. 다만, 유리 기판이 최고치 온도에 도달할 경우 보정 및 예측 불가능한 수축 현상이 발행했다. 그렇기에 예측 불가능한 수축을 고려해 인터커넥트 스택 설계 규칙을 세워야 한다. 반면, 유리 코어 기술을 사용하면 구조적 안정성이 유지된다. 열 주기를 거치면서 훨씬 더 균일하고 예측 가능한 수축 현상이 발생한다. 이를 통해 더 높은 인터커넥트 밀도를 확보할 수 있다는 것.

기술이 성숙해진다면 유기 기판과 비용 면에서도 경쟁이 가능하다. 밀도가 높아지면 레이어 수를 줄일 수 있고, 형태 팩터를 낮춰 비용 구조를 개선할 수 있다고 지목했다. 오는 2025년 이후 유리 기판이 적용된 제품이 출시될 것으로 예상했다.

마네팔리 팰로우는 유리가 결국은 부서지기 쉬운 재료라면서도 “인텔은 유리 코어 기술의 여러 측면에 대한 작업을 진행했고 이를 완벽하게 하는 과정에 있다”라며, “가장 먼저 유리를 구조화하는 방식과 리디스트리뷰션 레이어를 구축하는 과정에서 압력 관리 방식, 그리고 리디스트리뷰션 자체 소재, 유리 기판 가장자리에서 올바른 결함 밀도를 얻기 위해 시뮬레이션 하는 방식에 대한 혁신이 필요해 아직 많은 노력을 기울이고 있다”고 강조했다.

인텔 어드밴스드 패키징 미래

인텔은 내부 비즈니스 주문 뿐만 아니라 파운드리 파트너에게도 진행 중인 모든 기술 개발 제공을 목표로 한다. 인텔이 앞서 유리 기판 정보를 공개하는 것도 같은 맥락이라는 것. 유리 기판을 사용한 제품을 만들 아이디어를 가지고 있는 기업들은 인텔 IFS와 협력을 바란다고 당부했다.

그는 “향후 데이터 중심 및 고성능 컴퓨팅 AI 중심의 세계에서 인텔 제품뿐 아니라 파운드리 파트너에게도 유리 기판이 중요한 역할을 할 것으로 믿는다”라며 “하지만 그럼에도 불구하고 유기 기판이 사라지진 않을 것으로 본다. 현재에도 많은 경우에서 와이어 본딩 기술이 사용되고 있다”고 지목했다.

이어, "인텔은 유리 기판과 함께 유기 패키징 기술이 어느 정도는 공존할 것으로 보며, 매우 고성능 컴퓨팅 워크로드를 위해서는 유리 기판이 활용될 것으로 본다”라며, 그리고 유리 기판이 성숙해지고 스케일을 확장하며 금속 레이어를 줄일 수 있게 되면, 다른 분야로도 확대될 수 있을 것”이라고 덧붙였다.

인텔 EMIB와도 상호보완적이라고 강조했다. 그는 “인텔은 EMIB 기술을 발명한 뒤, 브릿지 수를 더 늘리고 피치 간 간극을 축소해 패키지 기판 위에 더많은 칩을 담을 수 있도록 노력해왔다”라며, “유리 기판을 별개로 보면 EMIB 와 보완적인 역할을 하며, 현재 우리가 아는 EMIB 를 유리 기판에 적용할 수 있다고 생각한다”고 설명했다.

유리 기판은 웨이퍼 형식이 아니라 패널 형식으로 제작한다. 인텔은 510x515mm 형식을 채택했다. 챈들러 공장 내에서 연구개발을 위한 충분한 역량을 확보하고 있다.

포베로스 관련해서도 “데이터 센터 중심 세계, 다이 스태킹 및 이기종 통합 등은 단일 패키지에 1 조 개의 트랜지스터를 집적하기위해 필요할 것이다. 포베로스는 이러한 목표 달성에 있어 핵심”이라며, “유리도 중요한 요소다. 결국 이 모든 것이 합을 이룰 것”이라고 설명했다.