26일 한양대HIT에서 열린 '제3회 스마트 세미컨덕터 아카데미'에서 발표하는 문기일 SK하이닉스 PKG기술개발담당 부사장

[디지털데일리 고성현 기자] "반도체 산업이 패키징을 기틀로 융복합화로 들어서고 있다. 국내에도 파운드리나 메모리, 종합반도체회사(IDM) 등 많은 분야의 기업이 있으나 첨단 패키징 영역에서 두각을 나타내는 회사가 얼마나 될지는 지켜봐야한다. 2.5D, 3D 패키징은 결코 간과할 문제가 아니며, 목표를 가지고 확실히 성장시키는 노력이 필요하다."

SK하이닉스가 인공지능(AI) 가속기 시장의 핵심 열쇠로 하이브리드 본딩과 첨단 패키징 기술의 발전을 꼽았다. 차세대 고대역폭메모리(HBM) 개발의 난제를 하이브리드 본딩으로 풀고, 칩렛(Chiplet)·로컬 실리콘 브릿지를 활용한 2.5D·3D 패키징 기술로 비싼 가격 및 공급 차질 문제를 해결해야 한다는 의미다. 아울러 이러한 기술 주도권을 잡기 위해 국가·기업 차원의 노력이 필요하다는 점도 강조했다.

문기일 SK하이닉스 PKG기술개발담당 부사장은 26일 서울 한양대학교 HIT에서 열린 '제3회 스마트 세미컨덕터 아카데미'의 연사로 참여해 차세대 AI가속기 개발을 위한 HBM 및 패키징 트렌드를 소개했다.

문 부사장은 "반도체 산업은 ▲2010년 이전 패키지 두께를 줄이면서도 트랜지스터 밀도를 높이는 방향 ▲2010년 이후 플립칩(Flip-Chip) 패키지 기술 한계를 극복한 실리콘관통전극(TSV) 기술 개발을 거쳐 이종접합(Heterogeneous Integration) 등으로 향하고 있다"며 "특히 칩 대형화에 따른 수율 한계·고비용 문제를 해결하기 위한 칩렛이 등장하기도 했다"고 설명했다.

칩렛(Chiplet)은 하나의 칩(Die)에 여러 기능을 구현했던 시스템온칩(SoC)을 여러 기능으로 쪼개어 다시 하나로 합친 기술이다. 기존에는 하나의 다이에 수 나노미터대의 CPU·GPU·무선주파수(RF) 통신·이미지센서 등의 기능을 구현했다면, 칩렛은 각각의 기능을 가격·성능이 최적화된 공정에서 각각 제조해 합치는 방식으로 제조한다. 인공지능(AI) 발전에 따라 고성능 반도체 칩의 수요는 급증한 반면, 집적회로의 물리적 미세화 한계로 칩 개발 비용이 늘어나면서 이같은 기술이 각광받기 시작했다.

문 부사장은 "칩렛이라는 기술은 패키징 기술이 난제가 되면서 아직 많이 활성화되고 있지는 않은 상황"이라며 "여러 개로 나눈 칩을 상호 연결(Interconnection)하는 과정에서 전기적인 허들이 있고, 여러 기능을 하나의 패키지로 만들어 시스템온IC(SoIC)로 구현할 수 있는가로 결정되기 때문"이라고 전했다.

이어 그는 "메모리는 기존에 트랜지스터 밀도와 속도를 높이는 데 초점을 맞춰져 있었지만, 현재는 스피드와 밀도를 같이 높이거나 저전력, 고속 메모리 등 다양한 접근이 발생하고 있다. 이는 SK하이닉스가 HBM라는 영역으로 제품을 설정한 배경"이라며 "이러한 트렌드에 맞춰 패키징 기술이 다양하게 적용되고 있으며, 기술을 차별화하며 글로벌 경쟁이 가능한 요소가 되고 있다"고 밝혔다.

실제로 HBM은 수많은 입·출력단자(I/O)를 기반으로 많은 데이터 처리를 요구하는 AI칩의 주요 대안으로 자리 잡았으며 이를 요구하는 수요가 계속해서 늘어나는 추세다. 다만 AI 대중화를 위해 현재보다 늘어나는 데이터 차량의 처리와 높은 전력 소모량을 줄이는 등 지속적인 기술 개발이 필요한 상황이다.

문 부사장은 차세대 HBM 개발을 언급하며 "칩을 얇게 그라인딩하고 다뤄야만 하는데, 어떻게 자르며 적층할지와 같은 고민을 이어가고 있다"면서 "하이브리드 본딩은 수직 적층을 통해 동작 성능을 높이는 관점에서 매우 필요한 기술이 될 것"이라고 강조했다.

하이브리드 본딩은 칩과 기판, 칩과 칩을 접합할 때 별도의 범프(연결 단자, Bump) 없이 직접 붙이는 패키징 기술이다. 전기적 통로 역할을 하는 칩의 구리 부분을 직접 붙이기 때문에 '다이렉트 본딩'이라고도 불린다. 이를 활용하면 범프를 사용할 필요가 없어 칩의 두께를 줄이는 등 공간적 제약을 없애거나, 다이 크기까지 줄여 수율을 높이고 비용을 절감하는 효과를 거둘 수 있다.

문 부사장은 하이브리드 본딩의 장점을 인정하면서도 "아직 완성이 되지 않았다. 여전히 시간이 필요한 기술"이라며 이른 적용 가능성에 대해서는 일축했다. 그는 "칩과 칩을 연결하려면 본딩하는 부분이 매우 평평해야 한다. 양산 라인에서는 CMP로 표면을 수십 나노미터(㎚) 수준으로 평탄하게 만드는데, 하이브리드 본딩에서 요구하는 평탄도는 수 나노대 수준"이라며 "팹에서 수십년 동안 활용해 온 기술보다도 높은 평탄도를 요구하는 것"이라고 전했다.

문 부사장은 "반도체 전공정 라인에서는 칩 생산을 귀결된 하나의 완성된 라인에서 하는 반면 패키징을 담당하는 후공정 라인에서는 여러 공정을 오가며 거쳐야 한다"며 "이때 전공정에서는 상상할 수 없는 수준의 이물(Particle)이 발생하고 있어, 파티클 제거 수준을 높여야 할 필요가 있다"고 했다.

아울러 그는 "하이브리드 본딩은 접합하는 성능에 대해서는 이미 검증된 기술이지만 D램 칩을 16개까지 붙여야 하는 HBM에서는 이야기가 다르다. 수십만개의 범프를 동시에 접합하고 16개가 쭉 연결돼 하나의 제품이 돼야만 해 난이도가 높다"고 덧붙였다.

HBM 내의 하이브리드 본딩 적용과 함께 AI가속기의 전체 패키징 기술의 발전이 병행돼야 한다고도 했다. 특히 현재 AI가속기 패키징에 주로 활용되는 실리콘 인터포저가 매우 비효율적인 상황인 만큼, 이를 대체할 방안이 마련되는 것이 중요하다고 강조했다.

문 부사장은 "실리콘 인터포저는 계륵에 가깝다. 실리콘 인터포저를 만드는 것보다 반도체 칩을 만드는 것이 훨씬 이익이 많이 나는 데다, 이를 기반으로 2.5D 패키징을 하려면 기술 개발까지 병행해야 한다. 사실상 TSMC밖에 못 만드는 이유"라며 "또 칩 대형화로 인터포저 크기도 커져야 하는데, 이렇게 되면 12인치(300mm) 웨이퍼에서 인터포저가 수십개밖에 나오지 않는다. 비용적 리스크가 매우 크다"고 했다.

그는 이러한 실리콘 인터포저 공정의 대안으로 로컬 실리콘 브릿지를 활용한 첨단 패키징을 꼽았다. 이 기술은 실리콘 인터포저 전체를 기판으로 활용하는 기존 2.5D 패키징과 달리, 로컬 실리콘 인터커넥트(LSI) 등으로 불리는 소형 인터포저를 사용하는 기술이다. LSI는 HBM과 AI칩을 연결하는 부위에만 이를 적용해 신호를 연결할 수 있어 신호 연결 속도와 I/O 단자 확대에 유리하다는 평가를 받는다.

마지막으로 문 부사장은 HBM과 같은 메모리, AI칩과 같은 시스템반도체를 연결해주는 첨단 패키징의 중요성을 강조했다. 이 기술의 경쟁력을 갖춘 기업이 향후 반도체 산업 전체 주도권을 쥘 수 있는 만큼, 이를 중점적으로 개발하고 연구하는 환경이 마련돼야 한다는 취지다.

문기일 부사장은 "TSMC와 같은 파운드리나 글로벌 업체들이 패키징 영역에서 더 많은 이점을 보여줄 수 있는 시간이 다가오고 있다. 국내에도 파운드리나 메모리, 종합반도체회사(IDM) 등 많은 분야의 기업이 있으나 첨단 패키징 영역에서 두각을 나타내는 회사가 얼마나 될지는 봐야한다"며 "2.5D, 3D 패키징은 결코 간과해서는 안될 문제가 아니다. 목표를 가지고 확실히 성장시키는 노력이 필요하다"고 말했다.