[디지털데일리 고성현 기자] 어플라이드 머티리얼즈가 3D 패키징으로 나가는 최선단 칩 구현을 위한 신규 전력 배선 기술을 공개했다. 이를 통해 2나노미터(㎚) 선폭 이하로 향하는 파운드리 공정과 3D 패키징 칩, 차세대 고대역폭메모리(HBM) 등 고성능 메모리 기술 혁신에 기여하겠다는 목표다.

이은기 어플라이드 머티리얼즈 박막기술총괄 전무는 14일 서울 역삼동에서 열린 미디어 라운드테이블에서 최선단 공정 구현을 위한 칩 배선 혁신 기술 '루코 바이너리 라이너'와 '인핸스드 블랙 다이아몬드'를 공개했다.

이은기 전무는 "반도체 트랜지스터 집적도가 높아지면서 이에 적합한 소재와 회로 구현을 위한 기술 발전이 진행되는 한편, 첨단 패키징과 트랜지스터 간 연결을 구현하는 영역의 발전도 이뤄지고 있다"며 "어플라이드 머티리얼즈는 회로 구현·트랜지스터 집적·첨단 패키징과 함께 미세화된 배선 기술의 한계 극복을 위한 기술 개발을 진행 중"이라고 설명했다.

반도체 칩은 수십억에서 수백억에 달하는 트랜지스터를 실리콘 웨이퍼 위에 집적회로(IC) 형태로 만든 것을 의미한다. 이 과정에서 트랜지스터를 원활하게 동작시키기 위해 전도체인 미세한 구리 배선을 연결하는 구조를 띤다. 최근에는 칩 집적회로의 선폭이 4나노미터(㎚) 이하로 접어들며 물리적 미세화 한계에 도달한 상태로, 집적 수준과 전력 효율 향상을 위해 내부 배선을 미세화하거나 효율을 높이는 방향의 개발도 함께 이뤄지고 있다.

대표적인 반도체 칩 배선 기술 혁신의 난제는 높아지는 전기 저항성에 전력 소모량 증가와 낮은 탄성계수(Modulus)로 인한 부서짐 등 불량 등이 꼽히고 있다. 통상 구리 배선은 금속과 반도체 물질 사이 화학적 반응을 차단하고 전류 누출을 막는 배리어 메탈(Barrier Metal)과 라이너(Liner)가 겉면에 증착되는 구조를 띤다. 이때 칩이 미세화 될수록 구리 배선이 얇아져 전기 저항성이 높아져 에너지 효율이 떨어지는 현상이 발생할 수 있다.

다시 말해 트랜지스터를 연결하는 전기 배선이 얇아질수록 전기 저항이 늘어나 그만큼의 전력(Power) 공급을 늘려야해 에너지 효율이 떨어질 수 있다. 반도체 집적회로 미세화가 첨단 기술 구현을 위한 기능을 확대하고 저전력 효율을 높이기 위한 점이라는 것을 고려해보면, 칩 배선 문제 해결 없이는 칩 미세화의 강점을 살릴 수 없다는 의미로 해석된다.

어플라이드 머티리얼즈는 구리 배선의 얇아짐과 라이너로 발생하는 전기 저항성 문제를 루코 바이너리 라이너 기술로 해결했다. 이 기술은 기존 코발트(Co)로 구성된 라이너에 루테늄(Ruthenium)을 첨가한 것으로, 이 경우 통상 30옹스트롬(약 3나노미터)인 라이너 두께를 20옹스트롬까지 줄일 수 있다. 라이너 두께가 줄면 공극(Void) 발생을 낮추고 그만큼 구리 배선을 더 채울 수 있어, 전력 효율을 배선 내에서 25% 가까이 향상시킬 수 있다는 장점이 있다.

이 전무는 "배선 두께가 얇아지면 라이너 배선 공간 내 채워지는 구리 두께도 줄어들지만, 두꺼운 라이너로 인해 구리를 채우는 입구가 좁아져 구리가 다 채워지지 않는 공극이 발생할 수 있다"며 "어플라이드 머티리얼즈는 바이너리 라이너 채택과 함께 PVD·CVD 등을 한 장비 내에서 진행하는 IMS 플랫폼으로 이를 극복했다"고 강조했다.

저유전율(Low-K)을 구현하면서도 탄성계수를 높인 신소재인 '인핸스드 블랙 다이아몬드' 기술도 공개했다.

기존에는 칩 집적회로가 미세화될수록 배선과 배선 간 간격이 좁아지면서 배선 사이의 절연체에 전기가 축적되는 용량이 커졌다. 절연체로의 축전 용량이 커지면 그만큼 구리 배선으로 향하는 전력 공급이 떨어져 더 많은 에너지가 필요해지게 되는데, 이를 저유전율·높은 물리적 특성으로 극복했다는 의미다.

이 전무는 "절연체의 축전 용량은 거리에 반비례하고 유전상수(K값)에 비례하는 성질을 띤다. 이때 집적회로가 미세화되면 절연체의 정전 용량이 커지는 문제가 있고, 이 절연체의 양을 줄이면 그만큼 물리적 특성이 나빠져 3D 패키징 적층 공정을 진행할 때 깨지는 현상이 발생할 수 있다"며 "문제는 K값을 낮추면 물리적 특성도 함께 나빠진다는 것이다. 이를 해결하려면 K값은 낮추면서도 물리적 특성을 높이는 방향이어야 한다"고 운을 뗐다.

이어 그는 "어플라이드는 옥사이드(Oxcide)에 물질에 탄소 등을 도핑한 'SiCOH'를 활용해 블랙 다이아몬드 기술을 향상시켰다"며 "이를 활용하면 '로우-K(Low-K)'를 구현하면서도 전기적 물성을 기존 대비 40% 높여 2나노 공정 이하 디바이스의 전력 효율을 최대화할 수 있다"고 설명했다.

이번 신기술이 파운드리가 개발 중인 후면전력공급(BSPDN)에도 적용될 가능성이 있다고도 언급했다. 이 전무는 "현재로서는 BSPDN 내 배선 간격이 그리 좁지 않아 이를 활용할 필요가 없지만, 기술 발전에 따라 간격이 좁아진다면 이 소재의 활용도가 필수불가결해질 것"이라고 덧붙였다.

어플라이드 머티리얼즈가 개발한 두개 기술 현재 파운드리 내에서 3나노 공정 이하 제품에 적용되고 있다. 현재 3나노 이하 공정 제품을 양산하는 파운드리는 대만 TSMC와 삼성전자로, 양사 모두 관련 솔루션에 대해 관심을 보이는 것으로 풀이된다.

김선정 삼성전자 파운드리 개발팀 상무는 “패터닝 발전이 소자의 지속적인 스케일링을 견인하고 있지만 인터커넥트 배선 저항, 정전용량, 신뢰성 등 풀어야 할 과제가 남아 있다”며 “삼성은 이 문제들을 해결하기 위해 스케일링의 이점을 가장 진보한 노드까지 확대하는 다양한 재료 공학 혁신을 채택하고 있다”고 말했다.

미위제(Y.J. Mii) TSMC 수석 부사장 겸 공동 최고운영책임자(COO)는 “AI 컴퓨팅의 지속 가능한 성장을 위해 반도체 업계는 에너지 효율적인 성능을 획기적으로 개선해야 한다”며 “인터커넥트 저항을 낮추는 신소재는 다른 혁신과 함께 전반적인 시스템 성능과 전력을 개선하며 반도체 산업에서 중요한 역할을 할 것”이라고 전했다.

메모리반도체의 경우 로직반도체 대비 트랜지스터 집적 수준이 낮아 루코 바이너리 라이너가 적용되진 않았으나, HBM 등 수직 적층 제품이 확대되면서 인핸스드 블랙 다이아몬드를 적용하기 위한 연구개발(R&D)이 이어지고 있다.

이은기 전무는 "최근 3D 패키징이 화두에 오르면서 이러한 배선 기술이 주목받고 있다"며 "현재도 이 기술이 활용되고 있는 추세이며, 향후 신뢰성 확보가 늘어난다면 필수불가결한 기술로 자리잡을 것"이라고 말했다.