[디지털데일리 한주엽기자] 삼성전자가 유럽 반도체 업체인 ST마이크로로부터 도입한 28나노 완전 공핍형 실리콘-온-인슐레이터(Fully Depleted Silicon On Insulator, FD-SOI) 공정의 본격 양산 체제에 돌입한다.

3일 관련 업계에 따르면 삼성전자 시스템LSI 사업부는 올 상반기 내 28나노 FD-SOI 공정의 위탁생산(파운드리) 양산 체제를 갖출 것으로 전해졌다. 삼성전자는 지난해 5월 ST마이크로와 FD-SOI 공정 기술을 도입키로 합의한 바 있다. 회사는 이 계약 직후 연구개발(R&D)에 매진, FD-SOI 공정의 수율을 현재 일반적인 28나노 공정과 동등 수준까지 끌어올렸다. 초고성능 프리미엄 시스템반도체는 14나노 3D 핀펫(FinFET)으로, 중고급형 칩의 경우 FD-SOI 공정으로 파운드리 서비스를 하겠다는 것이 삼성전자의 전략이다.

FD-SOI는 실리콘 웨이퍼 위에 매우 얇은 절연 산화막을 형성(Silicon On Insulator)한 뒤 그 위로 평면형 트랜지스터 전극을 구성하는 기술이다. 실리콘 웨이퍼 위로 올라간 절연 산화막은 트랜지스터 아래쪽 공간을 완전히 공핍(혹은 밀봉 Fully Depleted) 시켜 전자가 게이트(소스→게이트→드레인)를 거쳐 이동할 때 발생하는 기생 용량(parasitic capacitance)을 낮추고 누설 전류도 크게 감소시킨다. 일반 평면형 반도체와 비교하면 동작 전압이 낮아 에너지 효율성도 높다. 게이트 뿐 아니라 실리콘 기판을 통해 게이트를 제어할 수 있는 점도 특징이다. 전자가 흐르는 채널 영역에 불순물(Dopant)을 첨가하지 않아도 된다. ST 측은 동일 회로 선폭에서 FD-SOI 공정으로 생산된 칩의 성능은 30%, 전력효율성은 2배나 높다고 설명하고 있다.

FD-SOI 공정을 도입할 경우 전용 실리콘 웨이퍼를 써야 한다. 전용 웨이퍼 가격이 상대적으로 비싸지만 채널 영역에 불순물 첨가 등의 과정이 빠지기 때문에 전체적으로는 생산 공정 수를 15% 줄일 수 있다. 결과적으로는 보다 경제적이다. 기존 장비 대부분을 그대로 활용할 수 있어 대규모 투자가 병행되지 않아도 된다.

시장조사업체 인터내셔널비즈니스스트래티지(IBS)가 내놓은 조사 자료에 따르면 28나노 FD-SOI 공정으로 생산된 칩(Die)의 원가는 기존 HKMG 공정 대비 7.5~15.4% 저렴했다. 칩 면적이 넓을 수록, 고성능으로 갈 수록 원가 절감 효과가 더 큰 것으로 나타났다. 업계 관계자는 “일반적 28나노 하이케이메탈게이트 공정에서 평면형 20나노, 14나노 3D 핀펫 공정으로 넘어가면 칩 사이즈는 작아지지만 설계의 복잡성으로 인해 원가 구조는 오히려 올라간다”며 “FD-SOI는 원가 측면에서 유리한 공정이므로 중보급형 칩의 위탁생산에 주로 활용될 것으로 보인다”고 설명했다.

<한주엽 기자>powerusr@ddaily.co.kr