[전자부품 전문 미디어 인사이트세미콘]

삼성전자와 TSMC가 내년 연말 10나노 칩을 양산하기 위해 연구개발(R&D)에 역량을 집중하고 있다.

14/16나노 핀펫(FinFET) 공정서 퀄컴 등 대형 고객사 일부를 삼성전자에 뺏긴 TSMC는 10나노에선 ‘절대 늦지 않겠다’는 의지를 불태우고 있다. 양사가 계획대로 내년 연말 10나노 칩을 양산하게 된다면 이는 사상 최초로 세계 1위 반도체 업체인 인텔보다 공정 미세화 속도가 앞서게 되는 것이다.

13일 관련 업계에 따르면 삼성전자와 TSMC는 내년 연말 10나노 칩 양산을 목표로 R&D에 적극 나서고 있다. 삼성전자의 경우 화성 17라인 2단계 공장의 본격 가동 시점을 10나노 칩 양산시기에 맞추고 있는 것으로 전해지고 있다. TSMC도 삼성전자도 동일한 시점에 10나노 핀펫 칩을 양산한다는 계획을 세웠다. TSMC는 고객사에 10나노에 대한 프로모션을 강화하고 있는 것으로 전해진다. 시높시스, 케이던스, 멘토그래픽스와 같은 반도체 전자설계자동화(Electronic Design Automation, EDA) 툴 업체들도 TSMC의 10나노 공정에 최적화된 솔루션을 속속 선보이면서 대외 홍보에 적극 나서는 중이다. EDA 툴 업체들이 관련 제품을 내놨다는 것은 팹리스 고객사들이 TSMC의 10나노 공정에 맞춰 칩 설계가 가능해졌다는 의미다.

TSMC는 14/16나노 공정 상용화 속도가 삼성전자보다 늦어 주요 고객사를 뺏긴 상태다. 예컨대 퀄컴의 스냅드래곤 820 애플리케이션프로세서(AP)는 삼성전자의 14나노 핀펫 공정으로 생산된다. 퀄컴은 20나노 공정까지 TSMC의 공장에서 스냅드래곤 칩을 생산해왔었다. TSMC는 이 때문에 10나노 공정 기술 개발에 사활을 걸고 있다.

삼성전자와 TSMC가 목표대로 내년 하반기 10나노 칩을 양산하게 된다면 공정 미세화 속도 면에서 인텔을 앞서게 되는 것이다. 인텔은 내년 하반기 14나노 스카이레이크의 아키텍처를 일부 개량한 동일 공정의 카비레이크를 출시한 후 2017년 하반기에나 10나노 캐논레이크를 내놓는다는 계획을 공식적으로 밝힌 바 있다. 업계의 한 관계자는 “인텔은 독자 칩이기 때문에 공정 전환 속도를 늦춘 것인데, 고객사 수요에 대응해야 하는 파운드리는 상황이 다르다”며 “현재 기술로는 인텔 14나노 대비 삼성이나 TSMC의 10나노 칩 면적이 좁아도 늘어난 공정 수 때문에 원가가 더 높을 수 밖에 없을 것”이라고 말했다.

<한주엽 기자>powerusr@insightsemicon.com