- 5nm 공정 제품군 확대…수율 경쟁력 입증
- TSMC 대항마 FO-PLP 패키징 기술 적용 본격화

[디지털데일리 윤상호 김도현 기자] 삼성전자가 반도체 설계 및 제조 경쟁력 입증에 나섰다. 최신 기술을 결집한 시스템반도체를 출시했다. 스마트시계 ‘갤럭시워치4’에 탑재한다.

10일 삼성전자는 애플리케이션프로세서(AP) ‘엑시노스 W920’을 발표했다.

삼성전자 시스템LSI사업부가 설계하고 파운드리사업부가 제조했다.

5나노미터(nm) 극자외선(EUV) 공정을 적용했다. 착용형(웨어러블) 기기용 AP를 5nm EUV로 생산한 것은 이 제품이 업계 최초다.

삼성전자는 반도체 수탁생산(파운드리) 점유율 2위다. 1위는 TSMC다. 5nm 공정은 삼성전자와 TSMC만 가능하다. TSMC 5nm 공정 수율(생산품 중 양품 비율)이 삼성전자보다 높다는 것이 업계 평가다.

이번 제품은 파운드리 5nm 공정에 문제가 없다는 삼성전자의 답이다. 삼성전자는 스마트폰용 엑시노스 AP도 5nm 공정을 사용했다. 고객사 퀄컴 스냅드래곤 시리즈 등도 5nm 공정이다. 제품군 확대는 수율 자신감이 있어야 가능하다.

삼성전자 파운드리사업부 한승훈 전무는 ‘2021년 2분기 실적 컨퍼런스콜’에서 “하반기 5nm 2세대와 4nm 1세대 제품 생산에 들어가 선단 공정 칩 공급을 확대할 것”이라며 “2022년에 3nm 1세대 공정을 양산할 계획”이라고 말했다.

EUV는 미세공정과 한 묶음이다. EUV는 불화아르곤(ArF) 대비 파장이 짧다. 회로를 더 미세하게 새길 수 있다. 삼성전자는 2019년 EUV를 도입했다. 스마트폰 AP로 출발 ▲D램 ▲웨어러블 AP로 확대했다.

패키징은 그동안 삼성전자 파운드리 약점으로 지적돼 왔던 분야다. TSMC에 비해 생태계 및 기술 다양성이 떨어졌다.

엑시노스 W920은 ▲FO-PLP(Fan Out Panel Level Package) ▲SIP-ePOP(System In Package-embedded Package On Package) 등을 적용했다.

FO-PLP는 TSMC ‘FO-WLP(Fan Out Wafer Level Package)’ 대항마다. FO-WLP는 웨이퍼 단위로 칩을 패키징한다. 입출력(I/O)단자를 바깥으로 빼 I/O를 늘린다. 인쇄회로기판(PCB)이 필요 없다. 공정이 줄어 원가절감에 유리하다. TSMC는 FO-WLP로 애플 스마트폰 AP를 독점했다. 삼성전자는 삼성전기와 FO-PLP를 개발했다. FO-WLP와 달리 사각형 패널로 패키징한다. 웨이퍼 단위 패키징보다 생산성이 높다. 생산성 향상은 비용 축소로 이어진다.

SIP-ePOP는 AP·D램·낸드플래시·전력관리반도체(PMIC) 등을 하나의 칩으로 만드는 패키지 기술이다. 칩을 여러 개 채용하는 것보다 1개로 구성하면 ▲탑재 제품 공간 활용도 개선 ▲읽기/쓰기 병목 해소 등에 유리하다.

엑시노스 W920은 롱텀에볼루션(LTE)도 지원한다. 삼성전자는 반도체 설계 제조와 이동통신 기기 및 장비 사업을 결합한 제품을 제공할 수 있는 유일한 회사다.

한편 이번 제품 발표가 삼성전자 파운드리 고객사 확대로 이어질지 관심이 모아진다.

반도체 업계 관계자는 “삼성전자가 핵심 기술을 한꺼번에 쏟아부으면서 기술력을 과시한 것으로 보인다”며 “패키징 기술 등도 대폭 강화하면서 파운드리 경쟁에서 밀리지 않겠다는 의지를 드러낸 것”이라고 평가했다.