- TSMC, 반도체 패키징 초격차…삼성전자 'I-큐브'로 대응

[디지털데일리 김도현 기자] 반도체 수탁생산(파운드리) 전쟁터가 전공정에서 후공정으로 넓어졌다. 전공정에서 회로 선폭을 줄이려는 나노 경쟁이 한창인 가운데 후공정에서는 효율적으로 쌓기 위한 패키징 대결이 이뤄지고 있다. 자리를 옮겨서도 대만 TSMC와 삼성전자 간 양강 구도는 이어지고 있다.

4일 업계에 따르면 엔비디아는 ‘H100’ 그래픽처리장치(GPU) 생산을 TSMC에 맡겼다. TSMC는 4나노미터(nm) 공정, 칩온웨이퍼 온서브스트레이트(CoWoS) 패키징 기술을 활용했다.

차세대 아키텍처를 적용한 H100은 서버나 슈퍼컴퓨터 등에 쓰이는 최첨단 칩이다. 그만큼 제조기술도 최고급이다. 여기서 주목할 부분은 CoWoS다. TSMC가 2012년 선보인 패키징 방식으로 지속 개선하고 있다. 4nm 공정과 활용할 수 있을 정도로 향상됐다.

패키징은 쉽게 말해 칩을 포장하는 과정이다. 외부 충격으로부터 칩을 보호하고 메인 보드와 원활한 신호 교류를 위해 배선을 재배열하는 단계다. 미세공정 난도가 점점 어려워지면서 여러 칩을 통합하는 시스템온칩(SoC) 방식으로 반도체 성능을 높이면서 패키징의 중요성이 더욱 강조되는 분위기다. 통상 웨이퍼에서 만들어진 칩을 인쇄회로기판(PCB)에 부착하는 식으로 이뤄진다.
CoWoS는 조금 다르다. 칩과 PCB 사이에 인터포저라는 얇은 판을 넣는다. 칩의 패턴 밀도가 대폭 축소되면서 선폭이 상대적으로 덜 촘촘한 PCB와 직접적으로 연결하기가 어려워지는 추세다. 인터포저에 중간 수준 배선을 구현해 칩과 PCB의 회로 폭 차이를 줄여주는 것이다.

CoWoS의 또 다른 특징은 2.5차원(D)이라는 점. 하나의 패키지에 중앙처리장치(CPU), 그래픽처리장치(GPU) 등과 고대역폭 메모리(HBM)를 나란히 둔다는 의미다. 칩 간 거리를 줄여 성능과 전력효율을 높이면서도 최종 면적을 줄이는 구조다.

애플이 지난달 공개한 ‘M1울트라’에도 CoWoS가 적용됐다. M1울트라는 애플이 자체 개발한 CPU M1 시리즈의 최상위 모델 ‘M1맥스’ 2개를 이어붙인 제품이다.

반도체 업계 관계자는 “과거 애플이 삼성전자와 TSMC 이원화에서 TSMC 독점 체제로 넘어간 데는 스마트폰 경쟁사라는 명분도 있었으나 실질적인 요인은 패키징 기술력”이라며 “당시만 해도 삼성전자는 비중이 작았던 후공정에 큰 관심을 두지 않은 것으로 안다”고 분석했다.

TSMC는 자국 기업이자 후공정 업계 톱5에 드는 ASE, SPIL, PTI 등과 협력하면서 ‘패키징 초격차’를 만들어나가고 있다. 반도체 설계(팹리스) 공룡들이 TSMC를 선택하는 주요 이유 중 하나로 꼽힌다.
한편 삼성전자도 반격을 준비 중이다. CoWoS와 유사한 ‘I-큐브’ 솔루션을 꾸준히 업그레이드하고 있다. I-큐브 역시 인터포저가 들어가는 2.5D 패키징이다. CoWoS는 칩과 인터포저를, I-큐브는 인터포저와 PCB를 먼저 부착한다는 차별점이 있다.

작년 11월 삼성전자는 PCB를 2단으로 쌓는 ‘H-큐브’ 기술도 공개한 바 있다. 같은 2.5D 패키징이지만 메인 기판(FC-BGA) 아래에 보조 기판(HDI)을 둔다는 차이가 있다. 부족 사태를 겪는 FC-BGA 크기를 키우기보다 저부가 기판 HDI를 통해 원가경쟁력 및 공급 안정화를 높이는 방식이다.