- TSMC, 하반기 3나노 핀플렉스 상용화 목표
- 5나노 핀펫 대비 삼성전자 3나노 TSMC 보다 성능 개선
- 인텔, 하반기 4나노 양상 예정…삼성전자, 고객사 선점
- 삼성전자, TSMC ‘추격’ 인텔 ‘격차 유지’ 발판 마련

[디지털데일리 윤상호 기자] 삼성전자가 처음으로 공정과 설계 기술에서 TSMC를 역전했다. 3나노미터(nm) 공정을 세계 최초로 상용화했다. 게이트-올-어라운드(GAA) 적용에 성공했다. 인텔괴 격차는 확대했다. 반도체 수탁생산(파운드리) 경쟁 구도 균열이 예상된다.

30일 삼성전자는 3nm GAA 1세대 공정 상용화를 발표했다. 고성능컴퓨팅(HPC)용 시스템반도체를 첫 생산품으로 유치했다. 모바일 고객 확대를 추진 중이다.

삼성전자는 세계 파운드리 점유율 2위다. 선두는 TSMC다. 시장조사기관 트렌드포스에 따르면 지난 1분기 기준 양사 점유율은 69.9%다. TSMC 53.6% 삼성전자 16.3%다. 나머지 업체는 점유율 10% 미만이다.

TSMC와 삼성전자가 파운드리를 주도하고 있는 이유는 공정과 기술력 때문이다. 양사는 종합반도체회사(IDM) 등을 포함 10nm 이하 반도체 공정을 활용하고 있는 유이한 회사다. 10nm급 이하 제품부터 핀펫(FinFET) 기술을 적용했다. 핀펫은 3차원(3D) 구조 반도체 설계 기술이다. 트랜지스터에서 전류가 흐르는 문(게이트)과 길(채널)을 3개 3개 확보할 수 있다. 평면(2D)에 비해 1개 많다. 공정 미세화와 전류 채널 확대는 ▲전력 소모량 절감 ▲크기 축소 ▲성능 향상을 기대할 수 있다. TSMC와 삼성전자는 4nm 핀펫까지 상용화했다.

미세공정과 설계 기술은 고사양 시스템반도체 제조에 필수다. 상위권 반도체 설계(팹리스) 회사 주력 제품은 7nm 이하를 채용 중이다. ▲중앙처리장치(CPU) ▲그래픽처리장치(GPU) ▲신경망처리장치(NPU) ▲애플리케이션프로세서(AP) 등 ▲PC ▲서버 ▲데이터센터 ▲인공지능(AI) ▲모바일 등에서 사용하는 시스템반도체 대부분을 TSMC와 삼성전자가 만드는 이유다.

업계는 삼성전자가 3nm GAA 상용화로 TSMC 및 인텔과 경쟁에서 유리한 고지에 올라섰다고 평가했다.

TSMC는 하반기 3nm 핀플렉스 공정을 상용화 할 계획이다. 핀플렉스는 복합 핀펫 설계 기술이다.

GAA는 핀펫 대비 게이트와 채널이 1개 많다. 삼성전자는 나노와이어 대신 나노시트 기술도 활용했다. 삼성전자는 5nm 핀펫 대비 3nm GAA가 ▲전력 45% 절감 ▲성능 23% 향상 ▲면적 16% 축소 등에서 우세하다고 주장했다. TSMC는 3nm 핀플렉스 5nm 핀펫 대비 ▲전력 최대 30% ▲성능 최대 15% 좋다고 발표했다. 크기는 어떤 핀펫 구조를 섞느냐에 따라 다르다. 양사 공개대로면 삼성전자 3nm 1세대 공정 산물이 TSMC 3nm 1세대 공정 산물보다 낫다.

후발 주자 인텔을 떨구는 효과도 있다. 인텔은 파운드리 사업 재진출을 준비 중이다. 인텔은 올 하반기 4nm 공정 시험에 착수한다. 2024년 1.8nm 상용화를 약속한 상태다. 그러나 인텔은 미세공정에서 TSMC 삼성전자에 밀린지 오래다. 인텔 CPU는 아직 10nm급이다. TSMC에서 CPU를 생산하는 AMD는 올 하반기 4nm와 5nm CPU를 출시할 예정이다.

삼성전자가 인텔에 앞서 미세공정을 선점한 것은 인텔이 공략할 수 있는 고객사를 줄이는 효과가 있다. 또 수율 개선 등 공정 숙련도를 끌어올리는데도 유리하다.

한편 삼성전자와 TSMC는 각각 내년 2세대 3nm 공정을 개시할 방침이다. 5nm 핀펫 대비 삼성전자 2세대 공정은 ▲전력 50% 절감 ▲성능 30% 향상 ▲면적 35% 축소를 제시했다. TSMC는 ▲전력 34% ▲성능 18% 향상 ▲면적 33% 축소를 예측했다.