- 폴 오텔리니 인텔 CEO IDF2009 기조연설에서 22나노 실리콘 웨이퍼 첫 공개
- “2011년 하반기 22나노 공정 기술 기반의 칩 생산될 것”

[샌프란시스코(미국)=디지털데일리 한주엽기자] 2년마다 반도체 트랜지스터의 집적도가 2배로 증가한다는 무어의 법칙은 여전히 유효한 것으로 확인되고 있다.

인텔은 22일 샌프란시스코에서 열린 IDF 2009에서 22나노(nm) 공정 기술 기반 워킹 칩과 실리콘 웨이퍼를 처음으로 공개했다.

IDF 기조연설에 나선 폴 오텔리니 인텔 CEO는 22나노 실리콘 웨이퍼를 들어보이며 “인텔은 세계 최초로 32나노 마이크로프로세서 생산을 시작했고 22나노 제조 기술 개발도 진행하고 있다”며 “무어의 법칙은 계속되고 있다”고 밝혔다.

이어 “2011년 하반기에는 22나노 공정 기술 기반의 칩이 생산될 것”이라고 덧붙였다.

인텔에 따르면 폴 오텔리니가 선보인 22나노 웨이퍼는 3억 6400만 비트 S램 메모리가 내장된 개별 다이로 구성되며 손톱 크기만한 면적에 29억개의 트랜지스터가 들어간다. 이는 32나노 칩보다 집적도가 2배 가량 높아진 것.

또한 22나노 칩에는 절연체로 3세대 하이K 메탈게이트가 적용될 것이라고 인텔 측은 밝혔다.

이와 관련, 마크 보흐 인텔 아키텍처 통합 담당 이사는 “45나노에서 32나노로 넘어올 때 전력 누수량이 3분의 1 수준으로 줄었다”며 “32에서 22나노로 넘어갈 때도 이 정도 이점이 생길 것을 추정해볼 수 있다”고 말했다.

그는 또 일반 마이크로프로세서 뿐 아니라 휴대폰, TV, 차량 등에 적용될 SoC(System On a Chip) 기반의 칩도 22나노 공정으로 2012년 완료를 목표로 함께 개발되고 있다고 밝혔다.

인텔은 99년 180나노, 2001년 130나노, 2003년 90나노 공정 등에 이어 올해 32나노 공정의 웨스트미어를 발표했다. 인텔 측은 32나노 공정의 웨스트미어 칩을 올해 4분기 첫 출시를 목표로 생산에 돌입했다고 밝혔다.

<샌프란시스코(미국)=한주엽기자>powerusr@ddaily.co.kr