반도체

삼성, 낸드 수익성 확보 ‘극한도전’…더블패터닝 16나노 양산 목표

디지털데일리 발행일 2013-02-22 14:32:33
  • 가
  • 가
한주엽 기자
- 더블패터닝 공정 고수 16나노 낸드플래시 양산 재도전

[디지털데일리 한주엽기자] 삼성전자가 낸드플래시 사업의 수익성을 극대화하기 위해 도전적인 목표를 설정했다.

22일 관련 업계에 따르면 삼성전자 메모리사업부는 올 하반기 중 더블패터닝 노광(露光) 공정으로 16나노 낸드플래시를 양산한다는 경영 목표를 세웠다. 삼성은 지난해에도 같은 공정으로 16나노 낸드 양산에 도전했으나 이 도전이 실패로 끝나자 ‘플랜B’를 가동, 19나노 제품을 양산한 바 있다.

노광은 실리콘 웨이퍼에 회로 패턴을 형성하는 과정으로 가장 핵심적인 반도체 제조 공정으로 꼽힌다. 20~40나노대 반도체 제조 공정에서 사용되는 노광 장비는 193nm 레이저 파장을 갖는 불화아르곤(ArF)에서 발전한 이머전 ArF. 이머전 ArF는 렌즈에 물을 넣어 일반 ArF 장비 대비 빛 굴절률을 높이고 파장을 줄인 방식이다.

삼성전자, SK하이닉스, 도시바 등 주요 업체들은 이머전 ArF로 40~60나노의 회로 패턴을 두 번에 나눠 겹쳐서 형성하는 더블패터닝 방식을 도입, 20~30나노급 메모리 반도체를 양산하고 있다. 현재 양산되는 19~21나노 낸드플래시는 바로 이러한 더블패터닝을 공정을 활용하는 것이다.

선폭을 10나노급 중반대로 줄이려면 보다 짧은 파장을 갖는 극자외선(EUV) 노광 장비를 들여놓거나 더블패터닝의 두 배인 ‘쿼드패터닝’ 공정을 도입해야 한다. 그러나 EUV 노광 장비는 아직 웨이퍼 처리량이 낮아 양산 라인에 적용할 수 없다. 쿼드패터닝을 도입하면 공정 수가 늘어나 생산성이 저하되고 재료비가 증가한다. 미세공정 전환에 따른 원가절감 효과에 부정적 영향을 미친다는 의미다. 업계 전문가들은 쿼드패터닝을 도입할 경우 원가절감율이 10% 가량 떨어지는 것으로 보고있다.

삼성전자는 더블패터닝으로 16나노 낸드플래시를 양산, 원가를 30~40% 줄인다는 계획이다. 한 관계자는 “주요 낸드플래시 업체들이 올해 쿼드패터닝 공정으로 10나노 중반대의 낸드플래시를 본격 양산한다는 목표를 세워뒀다”라며 “삼성전자가 더블패터닝으로 16나노 낸드플래시를 성공적으로 양산할 경우 경쟁사 대비 이익률을 더 높일 수 있을 것으로 보인다”라고 분석했다.

삼성전자는 16나노 낸드플래시 칩을 기반으로 3D ‘V낸드’를 생산, 원가절감 효과를 극대화한다는 방침이다. 3D 낸드플래시는 칩을 위로 쌓아 집적도(용량)를 확대할 수 있는 기술이다.  집적도가 확대되면 ‘용량당 비용’을 보다 낮출 수 있다는 것이 전문가들의 설명이다.

<한주엽 기자>powerusr@ddaily.co.kr
Copyright ⓒ 디지털데일리. 무단전재 및 재배포 금지
한주엽 기자
webmaster@ddaily.co.kr
기자의 전체기사 보기 기자의 전체기사 보기

이 기사와 관련된 기사

디지털데일리가 직접 편집한 뉴스 채널

당신이 좋아할 만한 뉴스

많이 본 기사

연재기사

실시간 추천 뉴스