[디지털데일리 한주엽기자] 삼성전자가 메모리 셀을 수직으로 적층한 3D 낸드플래시를 업계 최초로 양산한 가운데 SK하이닉스와 마이크론도 16나노 공정 이후로는 적층형 3D 제품을 양산할 것이라는 계획을 밝혔다. 일본 도시바(샌디스크)도 16나노(도시바는 1z나노로 명명) 공정까진 평면형 구조를 적용할 것으로 보인다.

25일 관련 업계에 따르면 SK하이닉스와 마이크론, 도시바는 지난 13일(현지시각) 미국 캘리포니아에서 개최된 플래시 메모리 서밋 2013에서 3D 낸드플래시 양산 계획을 밝혔다.

조명관 SK하이닉스 플래시 개발 부문 연구위원은 이날 “16나노 평면형 낸드플래시는 이미 개발 완료했고, 3D 낸드 개발도 진행하고 있다”라며 “올 연말 샘플을 출하할 계획”이라고 말했다. SK하이닉스는 최신 16나노 공정까진 평면 구조의 낸드플래시를 양산하고 이후로는 적층 구조의 3D 낸드플래시로 전환한다는 계획이다.

마이크론의 전략도 SK하이닉스와 비슷하다. 척 댄니슨 마이크론 수석 이사는 “16나노 평면형 구조의 낸드플래시는 현재 샘플링을 진행하고 있다”라며 “다음 세대 제품은 3D 적층 구조가 적용될 것”이라고 밝혔다. 마이크론은 내년 상반기 3D 낸드플래시의 샘플을 출하할 계획이라며 용량은 최대 수준인 256기가비트(Gb)가 될 것이라고 설명했다. 삼성전자가 최초 양산 발표한 3D 낸드플래시의 용량은 128Gb였다.

삼성전자와 SK하이닉스, 마이크론이 차세대 제품에 3D 적층 기술을 적용하는 이유는 원가 절감, 그리고 낸드플래시의 구조적 한계 때문이다.

평면 구조를 가진 반도체 제조의 핵심은 실리콘 웨이퍼에 회로 패턴을 형성하는 노광(포토 리소그래피) 공정이다. 현재 주요 반도체 업체들이 양산 라인에 들여놓은 이머전 불화아르곤(ArF) 노광 장비로 그릴 수 있는 물리적 회로 선폭 한계치는 38나노다. 업계는 이머전 ArF 노광 장비로 회로 패턴을 두 번으로 나눠 겹쳐서 형성하는 더블패터닝 방식을 활용해 20~30나노급 메모리 반도체를 양산하고 있다. 현재 양산되는 19~21나노 낸드플래시는 바로 이러한 더블패터닝을 공정을 활용하는 것이다.

그러나 19나노 이하로 선폭이 축소되려면 더블패터닝에서 한 번의 노광 공정을 더 거치는 쿼드패터닝 공정을 도입해야 한다. SK하이닉스와 마이크론은 16나노 낸드플래시를 양산하기 위해 쿼드패터닝 공정을 도입했다. 쿼드패터닝을 도입하면 공정수가 늘어나 생산성이 저하되고 재료비가 증가한다. 업계 전문가들은 쿼드패터닝을 도입할 경우 공정수가 10% 가량 증가하고 원가절감율에서도 약 10%의 불이익을 보는 것으로 분석하고 있다. 특히 수백억원대의 이머전 ArF 노광기를 비롯, 식각(에칭), 증착, 세정 장비를 추가적으로 들여놔야 하기 때문에 선폭 축소를 위한 보완 투자비도 상당히 커진다.

낸드플래시의 구조적 한계도 주요 메모리 업체들이 적층 구조를 선택하게 된 배경으로 지목된다. 회로 패턴 미세화에 따라 게이트 전하 저장 공간이 좁아지고 간섭 현상도 심해지기 때문이다. 업계 전문가들은 16나노 공정이 평면 구조 낸드플래시의 한계점이라고 설명하고 있다.

도시바는 주요 메모리 업체들 가운데 가장 늦게 3D 낸드플래시를 양산할 계획이다. 리투 시리바스타바 샌디스크 기술개발 부사장은 “현재 양산 중인 19나노 어드밴스드(1y)에 이어 1z나노 세대까지 평면 구조를 고수할 것”이라며 “1z나노 세대까지는 3D보다 평면 구조가 원가 면에서 더 효율적”이라고 말했다. 그는 “3D 낸드플래시는 2015년 샘플을 출하하고 2016년에 양산을 계획하고 있다”고 덧붙였다. 샌디스크는 도시바와 합작해 낸드플래시 공장을 운용하고 있다. 샌디스크의 계획이 곧 도시바의 계획인 셈이다.

업계 관계자는 “낮은 수율 탓에 현 시점에선 3D 낸드플래시의 원가가 평면 구조보다 낮다고 말하긴 어렵다”라며 “삼성이 가장 먼저 앞서나갔지만 다른 업체들은 최적 원가를 달성한 뒤 시장에 뛰어드는 ‘타임투마켓’ 전략을 수립하고 있는 것으로 보인다”라고 말했다.

<한주엽 기자>powerusr@ddaily.co.kr