10나노(nm) 반도체 양산을 두고 삼성전자, TSMC와 같은 파운드리(위탁생산)업체와 인텔의 경쟁이 한층 치열해지고 있다. 각 업체는 이와 관련한 시설투자액을 크게 늘린 상황이지만 처한 상황이 제각기 달라 실제 판도는 뚜껑을 열어봐야 한다.

15일 관련 업계에 따르면 인텔은 최근 열린 투자자회의에서 10나노 칩 양산에 2년(2018년) 정도가 걸릴 것으로 예상한다고 밝혔다. 코드명 ‘캐논레이크’로 알려진 인텔 10나노 칩은 당초 올해 선보일 계획이었으나 미세공정을 개선시키는데 어려움을 겪으면서 2017년 하반기(3분기 예상)로 연기된바 있다. 캐논레이크는 이스라엘 키리얏트갓트에 위치한 팹(Fab)28에서 만들어진다. 지금 이 공장은 22나노 칩이 생산되고 있다.

그동안 인텔은 ‘약 2년마다 트랜지스터 집적도가 2배로 높아진다’는 이른바 ‘무어의 법칙’을 유지하기 위해 갖은 방법을 동원해왔다. 그러나 회로 선폭이 10나노대로 좁아지면서 수율을 확보하는 데 난항을 겪고 있다. 매년 ‘틱(공정전환)’과 ‘톡(신규 아키텍처 채용)’을 오가며 마이크로프로세서유닛(MPU) 성능을 높이고 원가를 절감해왔던 혁신 주기에 제동이 걸린 셈이다.

이미 ‘틱-톡’이 아닌 ‘틱-톡톡’ 전략을 구사할 것이라고 밝혔기 때문에 새삼스러운 일은 아니지만, 사실상 10나노 칩 양산경쟁에서 삼성전자와 TSMC에 뒤쳐졌다고 봐야 한다.

삼성전자와 TSMC는 올해 10나노 칩을 양산하겠다고 밝힌바 있다. 두 업체 모두 올해 연말을 시한으로 잡았고 애플, 퀄컴 등 핵심 고객사를 붙들기 위한 무기로 활용한다는 계획이다. 차세대 애플리케이션프로세서(AP) ‘A7(애플)’과 ‘스냅드래곤 830(퀄컴)’이 목표다. 14나노 칩의 경우 애플과 퀄컴이 모두 삼성전자의 손을 들어줬었다. TSMC는 16나노 칩에서 애플의 ‘A6’ AP를 생산했으나 일부 자존심을 구기면서 10나노 칩에서 설욕하겠다는 의지를 보이고 있다.

인텔은 아직까지 파운드리 사업에 본격적으로 나선 것은 아니다. 다만 투자자회의에서 언급한대로 현 시점에서 대략 2년 정도의 시간이 걸린다면 경쟁사보다 1년 가량 미세공정에서 뒤처지는 셈이라 어떤 형태로든 타격이 불가피할 것으로 예상된다. 일각에서는 2017년 하반기와 2018년의 차이가 그리 크지 않다고 분석하고 있으나 22나노 하스웰에서 14나노 브로드웰로 넘어오는 데에도 6개월 이상 시간을 사용해 결과적으로 전방산업에 좋지 않은 영향을 끼쳤기 때문에 시장 분위가 가라앉을 수밖에 없다.

당분간 원가상승도 피하기 어려울 것으로 보인다. 현재 이머전 노광 장비와 멀티 패터닝 공정 기법을 활용해 칩을 생산하고 있지만, 10나노에서 패터닝 횟수가 늘어나면 공정 시간이 길어지고 단위 시간당 생산성이 떨어지는 것을 막을 수가 없다. 극자외선(EUV) 노광 장비를 10나노부터 도입할 방침이었으나 브라이언 크르자니크 최고경영자(CEO)가 EUV 노광 장비의 성능 개선을 늦어지고 있음을 공식적으로 인정한 상태다. 어쩔 수 없이 패터닝 횟수가 늘어나야 하고 식각과 증착 과정이 더해져야 하므로 칩 가격이 높아진다.

<이수환 기자>shulee@insightsemicon.com