14/16나노 핀펫(FinFET) 공정에서 삼성전자에 주요 고객사를 뺏긴 대만 반도체 위탁생산(파운드리) 업체인 TSMC가 10나노 공정에서 재기를 노리고 있다.

TSMC는 최근 ARM 코어텍스 A57 코어 4개를 탑재한 공정 검증용 테스트칩을 테이프-아웃(Tape-Out)했다. 파운드리 업체들이 말하는 테이프-아웃이란 생산을 위한 일련의 준비 과정을 마쳤다는 의미다. 반도체 전자설계자동화(Electronic Design Automation, EDA) 툴 업체들도 TSMC의 10나노 공정에 최적화된 솔루션을 속속 선보이고 있다. 이는 고객사들도 TSMC의 10나노 공정에 맞춰 칩 설계가 가능해졌다는 의미다.

20일 관련 업계에 따르면 시높시스, 케이던스, 멘토그래픽스와 같은 3대 EDA 업체들은 TSMC의 10나노 핀펫 공정에 최적화된 설계 툴을 공개하고 있다. 시높시스는 자사의 반도체 설계 레이아웃 도구인 갤럭시 디자인 플랫폼(Galaxy Design Platform)이 TSMC의 10나노 인증을 받았다고 밝혔다. 이 회사는 또 자사의 디자인웨어(Designware) 시스템온칩(SoC) 설계 코어 중 USB, PCI익스프레스 등 인터페이스 설계자산(IP)이 TSMC의 10나노 핀펫용으로 설계가 완료됐다고 최근 발표했다.

케이던스 역시 자동 레이아웃 설계 도구인 이노버스 임플리먼테이션 시스템(Innovus Implementation System)을 비롯, 자사 대부분의 분석 및 검사 도구가 TSMC의 10나노 핀펫 공정 인증을 받았다고 밝혔다. 멘토그래픽스의 경우 물리 검증툴인 캘리버(Calibre)와 회로 시뮬레이션 툴인 AFS(Analog FastSPICE) 등이 TSMC의 10나노 공정 인증을 마친 상태다.

TSMC는 14/16나노 공정 상용화 속도가 삼성전자보다 늦어 주요 고객사를 뺏긴 상태다. 예컨대 퀄컴의 스냅드래곤 820 애플리케이션프로세서(AP)은 삼성전자의 14나노 핀펫 공정으로 생산된다. 업계의 한 관계자는 “TSMC가 10나노 공정에선 삼성전자로 돌아선 고객사를 다시 불러 모으겠다는 목표를 갖고 개발 작업에 박차를 가하고 있다”고 말했다. 삼성전자의 경우 내년 하반기 10나노 칩 양산을 목표로 잡아놓고 있다.

<한주엽 기자>powerusr@insightsemicon.com