[디지털데일리 김도현기자] D램과 낸드플래시의 한계가 분명하다는 분석이 나왔다. 반도체 업계는 차세대 메모리 기술 개발을 위해 분주하다.

10일 한국반도체디스플레이기술학회는 ‘반도체소자 그리고 소재·부품·장비 기술의 현재와 미래’라는 주제로 세미나를 개최했다. 이날 김수길 SK하이닉스 TL과 이천안 삼성전자 수석 등이 강연자로 나섰다.

김 TL은 “현재 D램과 낸드는 약점이 분명하다. 퍼포먼스, 스피드 등 한계에 도달할 수밖에 없다”며 “이를 극복하기 위해 프로세싱 변화, 새로운 컴퓨팅 시스템 등이 필요하다”고 설명했다.

D램은 속도, 낸드는 지속성에서 강점을 보인다. 인텔은 둘을 결합한 P램 기반의 ‘옵테인 메모리’를 출시했다. 국내 업체들이 장악한 메모리 분야에서 반등을 노리는 인텔의 승부수다. 다만 김 TL은 “옵테인은 D램을 완전히 대체할 수 없다”면서 “구조상 D램 속도를 100% 따라갈 수는 없다. 70~80% 수준까지는 가능할 것”이라고 설명했다.

중국도 관련 투자를 늘리며, 메모리반도체 개발에 집중하고 있다. 허페이창신은 연내 D램 양산 계획을 발표했고, YMTC는 낸드 생산을 시작한 상태다. 내년에는 128단 낸드에 도전한다. 막대한 투자 규모에도 ‘중국 반도체 굴기’는 시기상조라는 의견이 지배적이다. 김 TL은 “중국이 당장 영향을 줄 정도는 아니다”라고 말했다.

메모리 1~2위 삼성전자와 SK하이닉스는 지능형 반도체(PIM), 스핀주입자화반전메모리(STT-M램) 등 차세대 메모리도 선도할 계획이다. 특히 양사는 M램을 주시하고 있다. M램은 자기장의 당기고 미는 힘을 이용, 데이터를 처리한다. 자력 기반으로 전력이 꺼져도 데이터는 온전하게 저장된다.

삼성전자는 지난달 28나노미터(nm) 내장형 M램을 선보이기도 했다. SK하이닉스는 일본 도시바와 공동으로 M램 기술을 개발 중이다.

이 수석은 기술 고도화에 따른 해결 과제를 언급했다. 그는 “3차원 수직구조(3D Vertical) 낸드의 경우 적층수가 올라가면서 ‘채널 홀 에칭’ 기술 유지가 힘들다”고 이야기했다. 채널 홀 에칭은 전기가 통하는 몰드층을 순차적으로 적층한 뒤, 초강력 레이저 및 에칭 물질을 사용해 한번에 전자가 이동하는 홀을 만드는 기술이다.

이어 이 수석은 “반도체가 정보를 쓰고 읽기 위한 문 역할을 하는 ‘워드라인’ 간격이 가까워지면서 안정화 이슈가 발생했다”며 “층별 셀 특성이 다르게 나타나는 만큼 고난도 기술이 요구된다”고 말했다.

<김도현 기자>dobest@ddaily.co.kr