반도체

어플라이드, EUV 공정 단축 패터닝 기술 공개

김문기
어플라이드 머티어리얼즈 Centura Sculpta 패터닝 시스템 [사진=어플라이드]
어플라이드 머티어리얼즈 Centura Sculpta 패터닝 시스템 [사진=어플라이드]
[디지털데일리 김문기 기자] 어플라이드 머티어리얼즈는 극자외선노광장비(EUV) 공정을 단축해 반도체 제조에 소요되는 비용과 복잡성을 낮출 수 있는 신규 패터닝 기술을 2일 공개했다.

고객들은 EUV의 분해능 한계보다 작은 반도체 소자를 프린팅할 때 칩 면적 최적화를 위해 EUV 더블 패터닝 사용을 확대하고 있다. 반도체 제조사는 고밀도 패턴을 절반으로 분할해 프린팅하는 EUV 더블 패터닝을 사용해 EUV의 분해능 한계에 대응하는데 이때 마스크 2개가 제작되고 절반으로 분할된 패턴은 모두 층간 패터닝 필름에 결합된 후 웨이퍼에 식각된다. 이러한 더블 패터닝은 소자 밀도 증대 측면에서 효과적이지만 설계와 패터닝을 복잡하게 하고 시간, 에너지, 재료, 물이 소비되는 여러 공정 스텝이 필요해 웨이퍼 팹 및 웨이퍼 생산 비용을 높인다는 설명이다.

어플라이드 머티어리얼즈는 추가적인 비용, 복잡성, 에너지, 재료 소비 없이 반도체 제조사가 설계를 축소할 수 있도록 여러 주요 고객사와 긴밀히 협력해 ‘센츄라 스컬타(Centrua Sculpta)’ 패터닝 시스템을 개발했다.

반도체 제조사는 싱글 EUV 패턴을 프린팅한 다음 스컬타 시스템을 사용해 패턴 형태를 원하는 방향으로 길게 늘려 소자 간 간격을 줄이고 패턴 밀도를 높일 수 있다. 최종 패턴은 싱글 마스크로부터 생성되기 때문에 설계 비용과 복잡성이 줄어들고 더블 패터닝 정렬 오류로 인한 수율 저하 위험도 사라진다.

EUV 더블 패터닝에는 화학기상증착(CVD) 패터닝 필름 증착, 화학기계연마(CMP) 세정, 포토레지스트 증착 및 제거, EUV 노광, 전자빔 계측, 패터닝 필름 식각, 웨이퍼 세정 등 여러 단계의 추가 제조 공정 스텝이 요구된다.

스컬타 시스템은 EUV 더블 패터닝의 각 시퀀스를 대체하며 반도체 제조사에게 ▲10만 WSPM(Wafer Starts Per Month) 생산능력당 2억5000만 달러 이상의 자본 비용 절감 ▲웨이퍼당 50달러 이상의 생산 비용 절감 ▲웨이퍼당 15kWh 이상의 에너지 절감 ▲웨이퍼당 0.35kg 이상의 이산화탄소에 해당하는 직접 온실가스 배출량 감축 ▲웨이퍼당 15리터 이상의 용수 절감 등의 혜택을 제공한다는 분석이다.

프라부 라자 어플라이드 머티어리얼즈 반도체 사업부 수석 부사장 겸 총괄 매니저는 “새로운 스컬타 시스템은 재료 공학 발전이 EUV 노광을 보완함으로써 반도체 제조사가 칩 면적 및 비용을 최적화함과 동시에 첨단 반도체 생산 분야에서 증가하는 경제∙환경 문제를 해결하는데 어떤 역할을 할 수 있는지 보여주는 좋은 사례”라며, “스컬타 시스템 특유의 패터닝 형성 기술은 어플라이드의 리본 빔과 재료 식각 기술을 결합, 패터닝 엔지니어의 툴킷을 위한 획기적 혁신”이라고 밝혔다.

박종철 삼성전자 파운드리 사업부 식각 기술 팀 마스터는 “패터닝 한계를 극복하기 위해서는 일반적으로 팁 간격 조절, 패턴 브릿지 결함, 라인 에지 러프니스(roughness) 3가지 중요 과제를 해결해야 한다”며 “혁신적인 패터닝 형성 기술의 초기 개발 파트너로서 볼 때, 어플라이드 스컬타 시스템은 전 세계 반도체 제조사가 위와 같은 패터닝 문제를 극복하고 생산 비용을 줄이는데 큰 도움이 되는 매력적인 해결책”이라고 말했다.
김문기
webmaster@ddaily.co.kr
기자의 전체기사 보기 기자의 전체기사 보기
디지털데일리가 직접 편집한 뉴스 채널