[디지털데일리 한주엽기자] 앞으로는 반도체 공정 미세화에 따른 원가절감 효과가 ‘제로’에 가까울 것이라는 분석이 잇따라 제기되고 있다. 설계 비용 확대, 제조 공정수 증가에 따라 28나노를 끝으로 더 이상 원가를 줄이기란 힘들 것이라는 얘기다. 오히려 제조비용이 증가할 것이라는 분석도 나온다.

15일 EE타임스 등 관련 업계에 따르면 반도체 업계의 고위 관계자들은 대부분 이 같은 견해에 동의하고 있다. 그간 인텔과 삼성전자 등 업계는 반도체의 회로선폭을 축소하며 칩(Die)당 원가를 낮추는 방향으로 사업을 이어왔다. 회로선폭이 축소되면 웨이퍼 한 장에서 뽑아낼 수 있는 칩 수가 늘어나기 때문이다. 그러나 이 같은 분석대로 원가절감이 이뤄지지 않을 경우 업계의 전반적 이익률이 낮아지거나 칩 공급가격이 오를 수 밖에 없을 것이라는 관측이다.

반도체설계자동화(EDA) 업체 시놉시스의 최고경영자(CEO)인 아트 드 제우스는 지난 달 열린 연례 고객행사에서 “무어의 법칙은 향후 10년간은 계속될 전망이지만 과거처럼 트랜지스터 제조 비용을 낮추기란 어려울 것”이라며 “칩 설계가 복잡해지고 공정수가 늘어나는데다 웨이퍼 대형화(450mm 도입) 움직임도 지지부진하기 때문”이라고 말했다.

회로선폭 축소로 원가절감 효과를 얻을 수 있는 노드는 28나노가 마지막이라는 주장도 나오고 있다. 조엘 하트만 ST마이크로일렉트로닉스 제조 총괄 부사장은 올해 초 열린 반도체 행사 ‘ISS유럽2014’에서 “회로선폭은 어떻게든 줄일 수 있겠지만 28나노 이후로는 오히려 제조비용이 상승할 것”이라는 분석을 내놓기도 했다.

컨설팅업체인 인터내셔널비즈니스스트래티지(IBS)는 구체적인 수치까지 내놨다. IBS는 28나노 하이케이메탈게이트(HKMG) 공정으로 생산된 칩의 게이트당(1억개) 원가를 1.4달러로 분석했다. 그러나 20나노와 14/16나노 핀펫 공정의 게이트 1억개당 원가는 각각 1.42달러, 1.62달러로 28나노 대비 1.4~15.7% 비쌀 것이라는 분석이다. 핸델 존스 IBS CEO는 “반도체 업계는 칩 면적을 줄이면서 원가를 낮춰왔지만 차세대 공정에선 그간의 원가 절감은 기대할 수 없다”라며 “핀펫 공정이 답이 아닐 수 있다”라고 견해를 밝혔다.

아트 드 제우스 CEO는 “제조비용의 증가로 기존 28나노 공정 기술을 최대한 사용하려는 경향이 강해질 수 있다”라며 “20나노 이후로는 반도체 칩 제조업체가 투자비 회수를 목적으로 가격을 올릴 가능성도 높다”라고 말했다. 그는 또 “20나노는 성능 면에서 큰 진전이 없기 때문에 많은 업체들이 16/14나노 공정을 기다리고 있다”라고 말했다.

핸리 샤뮤엘리 브로드컴 최고기술책임자(CTO)는 EE타임스와의 인터뷰를 통해 “20나노 이후로는 제조 비용의 증대로 칩 가격이 상승할 것이라고 고객에게 말해왔다”고 설명했다. 그는 “수십년간 이어진 반도체 업계의 ‘파티’는 아직도 현재진행형이지만 이제는 택시를 부를 시간이 다가오고 있다”며 ‘경제성’ 측면에서 무어의 법칙이 끝나감을 알렸다.

<한주엽 기자>powerusr@ddaily.co.kr